使用低成本的 PCB（印刷电路板），几乎可以使用任何 CAD 软件（甚至免费软件）在几个小时内轻松设计电路板。只需两天时间，您就可以在自己的办公桌上完成原型板。许多软件包都有很好的设计规则，大多数PCB制造商可以使线宽和间距低至0.006英寸。

这种精度对于低频电路来说不是问题，但射频电路通常需要 50Ω 的走线才能正常工作。零件越来越小，但物理定律不会改变。因此，今天 0.062" 厚原型板上的微带走线尺寸为 0.11"，而 30 年前它是 0.11"。但许多 SMT（表面贴装技术）组件比它们的前辈小得多，因此用于射频原型设计的低成本双面板似乎不适合当今的小型 SMT 组件。

使用 CPWG（接地共面波导）结构，可以在 PCB 上制作 50Ω 射频走线。CPWG结构可以产生所需的走线，其宽度小于微带结构的走线。

在靠近微带线的**板上放置接地铜箔会增加微带结构的电容。为了补偿并使整个结构保持在 50Ω，中心走线宽度必须减小到具有高电感的点。

如何设计低成本快速PCB工艺的CPWG结构？网上有许多可用的 CPWG 计算器，但当接地层间距小于走线宽度的 30% 到 50% 时，这些计算器就会失效，因为板上铜走线的高度成为一个重要因素。它增加的电容比计算器假设的要多。因此，这些计算器的走线设计具有过大的电容，将其阻抗降至 50Ω 以下。这些公式可以追溯到多年前的 IC 设计。

许多计算器中的公式已经不能用了，因为今天的 PCB 与 IC 有着根本的不同。在 PCB 上正确设计具有窄间距与中心线比的 CPWG 的较佳方法是使用完整的 3D EM 模拟器。这个例子提供了一些常见结构的值。

将较小走线间距保持在 6 mil，我模拟、制造和测试了 CPWG 结构。对于普通 0.062" 厚的 FR-4 PCB 材料，具有 0.032" 宽度和 0.006" 间距的走线较接近 50Ω。走线上的回波损耗优于6 GHz 时为 40 dB。

此解决方案优于使用 0.11 英寸宽的走线，并且与 SMT 组件兼容。0603 尺寸的 SMT 组件和常见的 SMA（表面贴装组件）板边连接器与此线**配合。图 1 将几种常见的射频元件与成品 PCB 进行了比较。对于焊盘尺寸大于 0.032" 走线宽度的部件，只需增加**层板接地层的间隙即可进行补偿。例如，将焊盘的**层间隙增加到大约 0.008英寸和 0.012 英寸的元件焊盘可以防止焊盘电容过大。

为了符合一般设计规则，我将铜箔从测试 PCB 上的布线板边缘拉回 0.01"。但是，这种拉回和边缘安装的连接器会在过渡。走线末端的板边缘连接器中间的粗引脚增加了额外的电容，以提供内置电容补偿。将引脚截断到其原始长度的大约一半会产生大致等效的电容，以平衡开关电感。

CPWG 结构要求走线下方有一个坚固的接地层；在**部走线下方的底部接地层上留下一个开口会为结构增加相当大的电感并降低高频性能。您还需要使用一些过孔将**部接地层“缝合”到底部接地层。该缝合过孔的放置不应**过电路使用的较高频率波长的八分之一。请注意，0.1 英寸间距适用于 10 GHz 以上的频率。

从缝合过孔到中心走线的间距遵循相同的间距规则。使用足够的过孔可以轻松地布线走线以正常工作。

如果没有足够的过孔pcb电路板，在 S21 的传输特性中会看到一个小而快速的 0.5dB 到 1dB 的下降，而不是随频率变化的线性损耗斜坡。使用 VNA（矢量网络分析仪）可以立即看到这种效果。测试板上的测量结果表明，在 3 GHz 和 10 GHz 时，损耗约为 0.25 dB/in，包括两个板边缘连接器。

要连接到焊盘窄于 0.032 英寸的 SMT 设备或 IC，中心导体可以根据需要变窄并尽可能靠近设备放置。如果实际的不连续性很小pcb电路板，当频率不是很高时，其影响可以忽略不计。